HOME > Detail View

Detail View

컴퓨터 구조의 이해

컴퓨터 구조의 이해 (Loan 34 times)

Material type
단행본
Personal Author
김성락, 저 남시병, 저 박찬정, 저 김종익, 저
Title Statement
컴퓨터 구조의 이해 = Understanding of computer architecture / 김성락 [외] 공저
Publication, Distribution, etc
서울 :   정익사,   2011  
Physical Medium
557 p. : 삽화 ; 26 cm
ISBN
9788935304776
General Note
저자: 김성락, 남시병, 박찬정, 김종익  
색인수록  
000 00786camcc2200277 c 4500
001 000045635404
005 20110316173739
007 ta
008 110316s2011 ulka 001c kor
020 ▼a 9788935304776 ▼g 93560
035 ▼a (KERIS)BIB000012278857
040 ▼a 222001 ▼c 222001 ▼d 211009
082 0 4 ▼a 004.22 ▼2 22
085 ▼a 004.22 ▼2 DDCK
090 ▼a 004.22 ▼b 2011
245 0 0 ▼a 컴퓨터 구조의 이해 = ▼x Understanding of computer architecture / ▼d 김성락 [외] 공저
260 ▼a 서울 : ▼b 정익사, ▼c 2011
300 ▼a 557 p. : ▼b 삽화 ; ▼c 26 cm
500 ▼a 저자: 김성락, 남시병, 박찬정, 김종익
500 ▼a 색인수록
700 1 ▼a 김성락, ▼e
700 1 ▼a 남시병, ▼e
700 1 ▼a 박찬정, ▼e
700 1 ▼a 김종익, ▼e
945 ▼a KLPA

No. Location Call Number Accession No. Availability Due Date Make a Reservation Service
No. 1 Location Science & Engineering Library/Sci-Info(Stacks1)/ Call Number 004.22 2011 Accession No. 121207111 Availability Available Due Date Make a Reservation Service B M
No. 2 Location Science & Engineering Library/Sci-Info(Stacks1)/ Call Number 004.22 2011 Accession No. 121207112 Availability Available Due Date Make a Reservation Service B M
No. 3 Location Sejong Academic Information Center/Science & Technology/ Call Number 004.22 2011 Accession No. 151298252 Availability Available Due Date Make a Reservation Service
No. Location Call Number Accession No. Availability Due Date Make a Reservation Service
No. 1 Location Science & Engineering Library/Sci-Info(Stacks1)/ Call Number 004.22 2011 Accession No. 121207111 Availability Available Due Date Make a Reservation Service B M
No. 2 Location Science & Engineering Library/Sci-Info(Stacks1)/ Call Number 004.22 2011 Accession No. 121207112 Availability Available Due Date Make a Reservation Service B M
No. Location Call Number Accession No. Availability Due Date Make a Reservation Service
No. 1 Location Sejong Academic Information Center/Science & Technology/ Call Number 004.22 2011 Accession No. 151298252 Availability Available Due Date Make a Reservation Service

Contents information

Author Introduction

김성락(지은이)

<실용 컴퓨터>

Information Provided By: : Aladin

Table of Contents

목차
머리말 = 3
CHAPTER 01 컴퓨터 시스템의 기초 = 13
 section 1.1 컴퓨터의 정의 = 14
  1.1.1. Computer의 특징 = 16
 section 1.2 컴퓨터의 구성 = 18
  1.2.1. 하드웨어 = 18
  1.2.2. 소프트웨어 = 22
 section 1.3 컴퓨터의 분류 = 26
  1.3.1. 데이터 형태에 의한 분류 = 26
  1.3.2. 사용목적에 의한 분류 = 27
  1.3.3. 하드웨어의 용량에 의한 성능에 의한 분류 = 28
  1.3.4. 성능에 의한 분류 = 29
 section 1.4 개인용 컴퓨터 = 32
  1.4.1. PC의 개요 = 32
  1.4.2. PC의 역사 = 32
  1.4.3. PC의 종류 = 36
 section 1.5 컴퓨터의 발달과정 = 41
  1.5.1. 최초의 자동 계산기 = 41
  1.5.2. 근대 컴퓨터 = 42
  1.5.3. 컴퓨터의 발전 과정 = 44
  1.5.4. Intel Microprocessor = 49
 section 1.6 집적 회로 = 52
  1.6.1. TTL = 53
  1.6.2. ECL = 54
  1.6.3. MOS = 55
  1.6.4. CMOS = 55
 연습문제 Ⅰ = 57
 연습문제 Ⅱ = 60
CHAPTER 02 데이터의 표현 = 61
 section 2.1 수의 진법 변환 = 62
  2.1.1. 10진수 변환 = 63
  2.1.2. 2진수 변환 = 66
  2.1.3. 8진수 변환 = 68
  2.1.4. 16진수 변환 = 69
 section 2.2 진법 연산 = 70
 section 2.3 보수 연산 = 73
 section 2.4 수치 데이터의 표현 = 76
  2.4.1. 고정 소수점 표현 = 76
  2.4.2. 10진수 데이터 = 78
  2.4.3. 부동 소수점 표현 = 79
 section 2.5 문자 데이터의 표현 = 81
  2.5.1. BCD 코드 = 81
  2.5.2. 3-초과 코드 = 83
  2.5.3. 그레이 코드 = 84
 section 2.6 알파뉴메릭 코드 = 88
  2.6.1. ASCII 코드 = 88
  2.6.2. EBCDIC 코드 = 90
  2.6.3. 표준 BCD 코드 = 91
  2.6.4. 한글 코드 = 92
 section 2.7 에러 검출의 코드 = 95
 연습문제 Ⅰ = 99
 연습문제 Ⅱ = 102
CHAPTER 03 디지털 논리 회로 = 105
 section 3.1 디지털 논리 게이트 = 106
  3.1.1. 인버터와 버퍼의 배치 드라이브 = 107
  3.1.2. AND 게이트와 NAND 게이트 = 109
  3.1.3. OR 게이트와 NOR 게이트 = 111
  3.1.4. XOR 게이트와 XNOR 게이트 = 113
  3.1.5. 3-상태 버퍼와 배치 드라이브 = 116
  3.1.6. 풀-업과 풀-다운 = 119
  3.1.7. 논리 레벨과 펄스 파형 = 121
 section 3.2 부울 대수와 함수 = 124
  3.2.1. 부울 대수의 가설 = 124
  3.2.2. 부울 대수의 규칙 = 125
  3.2.3. 부울 함수의 표현 = 127
  3.2.4. 부울 함수의 간소화 = 128
  3.2.5. 콘센서스 정리 = 129
  3.2.6. 함수의 보수 = 130
 section 3.3 부울 함수의 정형과 표준형 = 131
  3.3.1. 최소항과 최대항 = 131
  3.3.2. 곱의 합형 = 133
  3.3.3. 합의 곱형 = 133
  3.3.4. 최소항과 최대항의 관계 = 134
 section 3.4 논리 회로의 간소화 = 137
  3.4.1. 카르노 맵 = 137
  3.4.2. 무관 조건 = 147
  3.4.3. XOR와 XNOR 게이트 관계 = 149
  3.4.4. 논리 회로의 간소화 = 150
 section 3.5 조합 논리 회로 = 156
  3.5.1. 조합 논리 회로의 해석 = 156
  3.5.2. 조합 논리 회로의 설계 = 159
  3.5.3. 디코더와 인코더 = 165
  3.5.4. 멀티플렉서 = 171
  3.5.5. 멀티플렉서를 사용한 조합 논리 회로 구현 = 172
  3.5.6. 디멀티플렉서 = 179
  3.5.7. MUX와 DEMUX의 조합 논리 = 180
 section 3.6 순차 논리 회로 = 182
  3.6.1. 플립플롭 = 182
  3.6.2. 순차 논리 회로의 해석 = 190
  3.6.3. 순차 논리 회로의 설계 = 195
 연습문제 Ⅰ = 200
 연습문제 Ⅱ = 203
CHAPTER 04 기억 장치 = 205
 section 4.1 개요 = 206
  4.1.1. 기억 장치의 계층 구조 = 207
  4.1.2. 액세스 방법에 의한 분류 = 209
  4.1.3. 기억의 보전성에 의한 분류 = 211
  4.1.4. 기억 장치의 대역폭 = 212
 section 4.2 주 기억 장치 = 213
  4.2.1. 주 기억 장치의 동작 = 213
  4.2.2. 주 기억 장치의 종류 = 216
 section 4.3 보조 기억 장치 = 223
  4.3.1. 자기 테이프 = 224
  4.3.2. 자기 디스크 = 225
  4.3.3. CD-ROM = 228
  4.3.4. 자기 드럼 = 229
 section 4.4 고성능 기억 장치 = 230
  4.4.1. 캐시 메모리 = 230
  4.4.2. 가상기억 장치 = 233
 section 4.5 연상 기억 장치 = 240
 section 4.6 기억 장치 인터리빙 = 243
  4.6.1. 상위 인터리빙 = 245
  4.6.2. 하위 인터리빙 = 246
  4.6.3. 혼합 인터리빙 = 247
 연습문제 Ⅰ = 249
 연습문제 Ⅱ = 252
CHAPTER 05 중앙 처리 장치 = 253
 section 5.1 중앙 처리 장치의 기본 구조 = 254
  5.1.1. 범용 레지스터 = 256
  5.1.2. 특수 레지스터 = 257
  5.1.3. 명령어 수행 = 260
 section 5.2 레지스터 전송 = 264
  5.2.1. 직렬 전송 = 265
  5.2.2. 병렬 전송 = 266
  5.2.3. 명령어 형식 = 275
  5.2.4. 주소 지정 방식 = 281
 section 5.3 데이터 전송을 위한 간단한 컴퓨터 설계 = 289
 section 5.4 RISC와 CISC = 294
 section 5.5 파이프라인 = 298
 연습문제 Ⅰ = 301
 연습문제 Ⅱ = 304
CHAPTER 06 연산 장치 = 305
 section 6.1 개요 = 306
 section 6.2 연산 장치의 구성 요소 = 307
  6.2.1. 산술 연산 장치 = 308
  6.2.2. 논리 연산 장치 = 318
  6.2.3. 시프터 레지스터 = 319
 section 6.3 처리기 = 320
  6.3.1. 레지스터 구조 처리기 = 320
  6.3.2. 스크래치 패드 구조 처리기 = 322
 section 6.4 기타 연산 장치 = 324
  6.4.1. 승산 = 324
  6.4.2. 배열 승산기 = 326
  6.4.3. 제산 = 328
  6.4.4. 비수치 연산 = 329
 연습문제 Ⅰ = 335
 연습문제 Ⅱ = 338
CHAPTER 07 제어 장치 = 339
 section 7.1 제어 장치의 구성 = 340
 section 7.2 마이크로 오퍼레이션과 마이크로 사이클 = 342
  7.2.1. 마이크로 오퍼레이션(micro operation) = 342
  7.2.2. 마이크로 오퍼레이션의 제어 기능 = 344
  7.2.3. 마이크로 사이클 = 345
 section 7.3 메이저 상태 = 347
  7.3.1. 메이저 상태와 타이밍 상태 = 347
  7.3.2. 인출 사이클(fetch cycle) = 350
 section 7.4 제어 장치 구현 = 355
  7.4.1. 상태 플립플롭 제어 방식 = 355
  7.4.2. 순차 레지스터와 디코더 제어 방식 = 356
  7.4.3. PLA 제어 방식 = 357
  7.4.4. 마이크로프로그램 제어 방법 = 358
 section 7.5 마이크로 명령어 = 359
 section 7.6 주소 순서기 = 361
  7.6.1. 주소 순서기(address sequencing) = 361
  7.6.2. 명령어 해독기 = 363
 section 7.7 연산 제어 장치 설계 = 365
  7.7.1. 가/감산기 분석 = 365
  7.7.2. 가/감산기 알고리즘 = 366
  7.7.3. 가/감산기 제어 신호 = 368
 section 7.8 간단한 컴퓨터 설계 = 375
 연습문제 Ⅰ = 382
 연습문제 Ⅱ = 385
CHAPTER 08 인터럽트 = 387
 section 8.1 인터럽트의 필요성 = 388
 section 8.2 인터럽트 체지와 동작 원리 = 391
  8.2.1. 인터럽트 요청 = 392
  8.2.2. 인터럽트 처리 = 395
  8.2.3. 인터럽트 취급 루턴 = 401
 section 8.3 우선순위 인터럽트 체제 = 409
  8.3.1. 단일 회선 인터럽트 체제의 우선순위 = 410
  8.3.2. 다중 회선 인터럽트 체제의 우선순위 = 413
 연습문제 Ⅰ = 415
 연습문제 Ⅱ = 418
CHAPTER 09 입/출력 장치 = 419
 section 9.1 입/출력 장치 개요 = 420
 section 9.2 입/출력 모듈 = 422
 section 9.3 입/출력 주소 지정 = 424
  9.3.1. 주 기억 장치 사상 입/출력 = 424
  9.3.2. 고립형 입/출력 = 425
 section 9.4 입/출력 방법 = 426
  9.4.1. 프로그램에 의한 입/출력 = 426
  9.4.2. 인터럽트 처리에 의한 입/출력 = 430
  9.4.3. DMA 제어기를 사용한 입/출력 = 431
  9.4.4. 채널 입/출력 = 434
  9.4.5. 입/출력 전용 컴퓨터에 의한 입/출력 = 437
 section 9.5 입/출력 인터페이스 종류 = 439
  9.5.1. 데이터 전송 방식에 의한 분류 = 439
  9.5.2. 동기 방식에 의한 분류 = 442
  9.5.3. 전송 방향에 의한 분류 = 442
  9.5.4. 외부 입/출력 버스 방식 = 442
 연습문제 Ⅰ = 445
 연습문제 Ⅱ = 448
CHAPTER 10 시스템 버스와 I/O 버스 = 449
 section 10.1 시스템 버스 = 450
  10.1.1. 시스템 버스의 조직 = 451
  10.1.2. 시스템 버스의 기본 동작 = 453
  10.1.3. 시스템 버스의 중재 = 455
 section 10.2  I/O 버스 = 459
  10.2.1.  I/O 버스 = 459
  10.2.2. 입/출력 버스의 종류 = 460
  10.2.3. SCSI = 468
  10.2.4. 칩셋 = 470
 연습문제 Ⅰ = 474
 연습문제 Ⅱ = 476
CHAPTER 11 병렬처리 컴퓨터 = 477
 section 11.1 병렬처리 개요 = 478
 section 11.2 병렬처리 방법 = 481
  11.2.1. 단일 프로세서 시스템에서의 병렬성 = 481
  11.2.2. 멀티프로세서 시스템에서의 병렬성 = 481
 section 11.3 병렬처리 컴퓨터의 분류 = 482
  11.3.1. Flynn의 분류 = 482
  11.3.2. Shore의 분류법 = 485
  11.3.3. Feng의 분류 = 485
 section 11.4 벡터 프로세서 구조 = 487
 section 11.5 배열 프로세서의 구성 = 488
 section 11.6 다중 프로세서 시스템 구조 = 490
  11.6.1. 공유-기억장치 시스템 구조 = 491
  11.6.2. 분산-기억장치 시스템구조 = 496
 section 11.7 향상된 프로세서 구조 = 504
  11.7.1. 슈퍼스칼라 구조 = 504
  11.7.2. VLIW 구조 = 506
  11.7.3. 슈퍼파이프라인 구조 = 508
CHAPTER 12 네트워크 = 511
 section 12.1 네트워크의 개요 = 512
 section 12.2 데이터 전송 = 514
  12.2.1. 트위스트 페어 = 514
  12.2.2. 동축 케이블 = 515
  12.2.3. 광섬유 = 515
 section 12.3 통신 채널 할당 = 517
  12.3.1. 공간 분할 다중화 = 517
  12.3.2. 주파수 분할 다중화 = 518
  12.3.3. 시분할 다중화 = 518
  12.3.4. 동기식 시분할 다중화 = 519
  12.3.5. 광 파장 분할 다중화 = 520
 section 12.4 통신망 구성 형태 = 521
  12.4.1. 버스 형 = 521
  12.4.2. 토큰 링 = 522
  12.4.3. 성형 = 524
  12.4.4. 트리 형 = 525
  12.4.5. 그물 형 = 526
 section 12.5 데이터 교환 방법에 따른 통신망의 유형 = 527
  12.5.1. 회선 교환 방식 = 528
  12.5.2. 패킷 교환 방식 = 528
 section 12.6 근거리 통신망(LAN) = 531
  12.6.1. 네트워크 장비 = 531
 연습문제 Ⅰ = 539
 연습문제 Ⅱ = 542
찾아보기 = 543

New Arrivals Books in Related Fields

김자미 (2021)