HOME > 상세정보

상세정보

컴퓨터시스템구조

컴퓨터시스템구조 (19회 대출)

자료유형
단행본
개인저자
Carpinelli, John D. 권갑현 , 역 도재수 , 역 우종호 , 역 원유집 , 역 이상민 , 역 최종필 , 역
서명 / 저자사항
컴퓨터시스템구조 / John D. Carpinelli ; 권갑현 [외]역.
발행사항
서울 :   사이텍미디어 ,   2002.  
형태사항
xxi, 562 p. : 삽도 ; 27 cm.
원표제
Computer systems organization & architecture
ISBN
8955501110
일반주기
공역자: 도재수, 우종호, 원유집, 이상민, 최종필  
색인수록  
일반주제명
Computer organization. Computer architecture.
000 00997camccc200349 k 4500
001 000045391094
005 20100806092848
007 ta
008 020925s2002 ulka 001c kor
020 ▼a 8955501110
035 ▼a (KERIS)BIB000008172311
040 ▼a 211046 ▼d 211009
041 1 ▼a kor ▼h eng
082 0 4 ▼a 004.22 ▼2 22
090 ▼a 004.22 ▼b 2002
100 1 ▼a Carpinelli, John D.
245 1 0 ▼a 컴퓨터시스템구조 / ▼d John D. Carpinelli ; ▼e 권갑현 [외]역.
246 1 9 ▼a Computer systems organization & architecture
260 ▼a 서울 : ▼b 사이텍미디어 , ▼c 2002.
300 ▼a xxi, 562 p. : ▼b 삽도 ; ▼c 27 cm.
500 ▼a 공역자: 도재수, 우종호, 원유집, 이상민, 최종필
500 ▼a 색인수록
650 0 ▼a Computer organization.
650 0 ▼a Computer architecture.
700 1 ▼a 권갑현 , ▼e
700 1 ▼a 도재수 , ▼e
700 1 ▼a 우종호 , ▼e
700 1 ▼a 원유집 , ▼e
700 1 ▼a 이상민 , ▼e
700 1 ▼a 최종필 , ▼e
945 ▼a KINS

소장정보

No. 소장처 청구기호 등록번호 도서상태 반납예정일 예약 서비스
No. 1 소장처 과학도서관/보존서고3(동양서)/ 청구기호 004.22 2002 등록번호 121156754 도서상태 대출가능 반납예정일 예약 서비스 B M
No. 2 소장처 과학도서관/보존서고5(동양서)/ 청구기호 004.22 2002 등록번호 121156755 도서상태 대출가능 반납예정일 예약 서비스 B M

컨텐츠정보

책소개

John Carpinelli 교수는 그가 강의실에서 했던 교육 자료들을 이 책에서 소개하는데, 독자가 복잡한 내용으로 인해 혼란에 빠지지 않고 개념을 이해할 수 있도록 간단한 예제를 이용한다. 모든 독자가 이 자료들을 이용할 수 있게 하기 위해서, 복잡도가 다른 두 개의 예제를 포함한다. 4개의 명령어만을 가진 Very Simple Computer는 매우 간단하게 CPU 설계 방법을 보여주며, 조금 더 복잡한 Relatively Simple Computer는 같은 설계 기법을 기반으로 만들어지는데, 좀 더 고급 설계 기법을 소개한다.


정보제공 : Aladin

저자소개

John Carpinelli(지은이)

New Jersey Institute of Technology의 교수로, 전기컴퓨터공학과와 컴퓨터정보과학과에 재직중이며, 최근에는 NJIT에서 "Excellence in Teaching Award"를 수상하였다. Carpinelli 교수는 대학 공학 교육 발전을 위해 국립과학재단(NSF)에서 지원하는 공학교육연합 중의 하나인 Gateway 공학교육연합(GEEC) 이사회의 일원이며, Rensselaer Polytechnic Institute에서 Ph.D. 학위를 수여받았다.

권갑현(옮긴이)

경북대학교에서 공학박사 학위를 취득하고 동양대학교 컴퓨터학부 교수를 역임하였다. 한학자 東溪 李震宰, 東厓 權憲祖 선생을 師事하고, 한국국학진흥원 고전국역자양성과정 및 안동대학교 대학원 박사과정 고전국역전공을 이수하였다. 현재 안동 陶山書院 講讀有司를 맡고 있다. 컴퓨터 관련 저·역서 《컴퓨터시스템구조》, 《디지털공학》, 《어셈블리어》, 《C프로그래밍》, 《마이크로프로세서》, 《전기전자공학개론》 등 다수 한문 서적 공저역 《秘書漢字 공저》, 《?念無? 공역》 한문 문집 교열 및 교정 《東溪文集》, 《東厓文集》, 《국역榮州三邑誌》, 《국역炊沙集》, 《국역南川集》, 《국역文巖集》, 《가사체 명심보감》 등 다수

우종호(옮긴이)

<컴퓨터시스템구조>

도재수(옮긴이)

<컴퓨터시스템구조>

정보제공 : Aladin

목차


목차
제Ⅰ부 디지털 논리와 유한 상태 기계
 제1장 디지털 논리 = 3
  1.1 부울대수 = 4
   1.1.1 기본적인 함수 = 4
   1.1.2 부울 함수의 조작 = 6
  1.2 기본 조합논리 = 13
  1.3 좀더 복잡한 조합논리 소자 = 16
   1.3.1 멀티플렉서 = 16
   1.3.2 디코더 = 18
   1.3.3 인코더 = 20
   1.3.4 비교기 = 22
   1.3.5 가산기와 감산기 = 24
   1.3.6 메모리 = 27
  1.4 조합논리 회로 설계 = 29
   1.4.1 BCD-7조각 디코더 = 29
   1.4.2 데이터 정렬기 = 31
  1.5 기본적인 순차 소자 = 34
  1.6 좀더 복잡한 순차 소자 = 39
   1.6.1 계수기 = 39
   1.6.2 시프트 레지스터 = 41
  1.7 실제 예 : 프로그램 가능한 논리 소자 = 43
  1.8 요약 = 46
  문제 = 47
 제2장 유한 상태 기계 = 51
  2.1 상태도와 상태표 = 52
  2.2 밀리 기계와 무어 기계 = 56
  2.3 상태도 설계 = 57
   2.3.1 나머지-6 계수기 = 57
   2.3.2 문자열 검사기 = 59
   2.3.3 통행료 징수소 제어기 = 61
  2.4 상태도의 구현 = 65
   2.4.1 상태값의 할당 = 65
   2.4.2 밀리 기계와 무어 기계 구현 = 66
   2.4.3 다음 상태의 생성 = 69
   2.4.4 시스템 출력의 생성 = 73
   2.4.5 기타 설계 방식 = 76
   2.4.6 8-상태 문자열 검사기 = 78
  2.5 실제 예 : 실용적인 측면 = 81
   2.5.1 미사용 상태들 = 81
   2.5.2 비동기식 설계 = 83
   2.5.3 기계 변환 = 88
  2.6 요약 = 89
  문제 = 90
제Ⅱ부 컴퓨터 조직과 구조
 제3장 명령어 집합 구조 = 99
  3.1 프로그래밍 언어의 수준 = 100
   3.1.1 언어 종류 = 101
   3.1.2 프로그램의 컴파일과 어셈블리 = 101
  3.2 어셈블리어 명령어 = 105
   3.2.1 명령어 유형 = 106
   3.2.2 데이터 유형 = 108
   3.2.3 주소지정 방식 = 109
   3.2.4 명령어 형식 = 112
  3.3 명령어 집합 구조 설계 = 114
  3.4 Relatively Simple ISA = 116
  3.5 실제 예 : 8085 마이크로프로세서 ISA = 123
   3.5.1 8085 마이크로프로세서 레지스터 집합 = 123
   3.5.2 8085 마이크로프로세서 명령어 집합 = 125
   3.5.3 간단한 8085 프로그램 = 129
   3.5.4 8085 ISA의 분석 = 131
  3.6 요약 = 131
  문제 = 132
 제4장 컴퓨터 조직 = 137
  4.1 기본적인 컴퓨터 조직 = 138
   4.1.1 시스템 버스 = 138
   4.1.2 명령어 주기 = 140
  4.2 CPU 조직 = 142
  4.3 메모리 서브시스템 조직과 인터페이스 = 144
   4.3.1 메모리의 종류 = 144
   4.3.2 칩의 내부 조직 = 147
   4.3.3 메모리 서브시스템의 구성 = 147
   4.3.4 멀티바이트 데이터 구조 = 152
   4.3.5 고급 내용 = 154
  4.4 I/O 서브시스템 조직과 인터페이스 = 154
  4.5 Relatively Simple 컴퓨터 = 158
  4.6 실제 예 : 8085 기반의 컴퓨터 = 161
  4.7 요약 = 166
  문제 = 167
 제5장 레지스터 전송 언어 = 171
  5.1 마이크로동작과 레지스터 전송 언어 = 172
  5.2 RTL을 이용한 디지털 시스템의 명세 = 180
   5.2.1 디지털 요소의 명세 = 180
   5.2.2 간단한 시스템의 명세화와 구현 = 182
  5.3 좀더 복잡한 디지털 시스템과 RTL = 185
   5.3.1 나머지-6 계수기 = 186
   5.3.2 통행료 징수소 제어기 = 188
  5.4 실제 예 : VHDL-VHSIC 하드웨어 기술언어 = 193
   5.4.1 VHDL 문법 구조 = 195
   5.4.2 상위 단계 추상화를 이용한 VHDL 설계 = 198
   5.4.3 하위 단계 추상화를 이용한 VHDL 설계 = 202
  5.5 요약 = 205
  문제 = 205
 제6장 CPU 설계 = 209
  6.1 CPU 사양 = 210
  6.2 Very Simple CPU의 설계와 구현 = 211
   6.2.1 Very Simple CPU의 사양 = 211
   6.2.2 메모리로부터 명령어 인출 = 212
   6.2.3 명령어 해독 = 214
   6.2.4 명령어 실행 = 215
   6.2.5 필요한 데이터 경로 완성하기 = 217
   6.2.6 Very Simple ALU 설계 = 221
   6.2.7 고정 배선 방식 제어를 사용한 제어부 설계 = 222
   6.2.8 설계 검증 = 226
  6.3 Relatively Simple CPU의 설계와 구현 = 228
   6.3.1 Relatively Simple CPU의 사양 = 228
   6.3.2 명령어 인출과 해독 = 230
   6.3.3 명령어 실행 = 231
   6.3.4 데이터 경로 만들기 = 236
   6.3.5 Relatively Simple ALU의 설계 = 239
   6.3.6 고정 배선 방식 제어를 사용한 제어부 설계 = 242
   6.3.7 설계 검증 = 244
  6.4 Simple CPU의 부족한 점 = 245
   6.4.1 더 많은 내부 레지스터와 캐시 = 245
   6.4.2 CPU 안의 다중 버스 = 246
   6.4.3 파이프라인 명령어 처리 = 249
   6.4.4 더 큰 명령어 집합 = 249
   6.4.5 서브루틴과 인터럽트 = 249
  6.5 실제 예 : 8085 마이크로프로세서의 내부 구조 = 250
  6.6 요약 = 252
  문제 = 253
 제7장 마이크로순차기 제어부 설계 = 261
  7.1 기본 마이크로순차기 설계 = 262
   7.1.1 마이크로순차기 동작 = 262
   7.1.2 마이크로명령어 형식 = 264
  7.2 Very Simple 마이크로순차기의 설계와 구현 = 266
   7.2.1 기본 배치도 = 266
   7.2.2 올바른 순차 발생과 매핑논리 설계 = 267
   7.2.3 수평적 마이크로코드를 이용한 마이크로동작의 생성 = 269
   7.2.4 수직적 마이크로코드를 사용한 마이크로동작의 생성 = 271
   7.2.5 마이크로코드로부터 제어 신호 직접 생성 = 277
  7.3 Relatively Simple 마이크로순차기의 설계와 구현 = 278
   7.3.1 상태도 변경 = 278
   7.3.2 순차 하드웨어와 마이크로코드 설계 = 279
   7.3.3 수평적 마이크로코드를 이용한 설계의 완성 = 284
  7.4 마이크로명령어의 개수 줄이기 = 287
   7.4.1 마이크로서브루틴 = 287
   7.4.2 마이크로코드 점프 = 291
  7.5 마이크로프로그램 방식 제어와 고정 배선 방식 제어 = 293
   7.5.1 명령어 집합의 복잡도 = 293
   7.5.2 변경의 용이 = 294
   7.5.3 클럭 속도 = 294
  7.6 실제 예 : (거의) 마이크로코드 방식인 CPU : Pentium 마이크로프로세서 = 294
  7.7 요약 = 296
  문제 = 297
 제8장 컴퓨터 산술 = 301
  8.1 무부호 표기법 = 302
   8.1.1 덧셈과 뺄셈 = 303
   8.1.2 곱셈 = 306
   8.1.3 나눗셈 = 317
  8.2 유부호 표기법 = 326
   8.2.1 부호 - 크기 표기법 = 327
   8.2.2 유부호 - 2의 보수 표기법 = 331
  8.3 BCD = 333
   8.3.1 BCD 숫자 형식 = 333
   8.3.2 덧셈 및 뺄셈 = 334
   8.3.3 곱셈 및 나눗셈 = 336
  8.4 전문 산술 하드웨어 = 340
   8.4.1 파이프라이닝 = 340
   8.4.2 참조표 = 343
   8.4.3 Wallace 트리 = 345
  8.5 부동 소수점 수 = 348
   8.5.1 숫자 형식 = 350
   8.5.2 부동 소수점 수의 특징 = 351
   8.5.3 덧셈 및 뺄셈 = 353
   8.5.4 곱셈 및 나눗셈 = 357
  8.6 실제 예 : IEEE 754 부동 소수점 표준 = 360
   8.6.1 형식 = 361
   8.6.2 비정규화 값 = 362
  8.7 요약 = 362
  문제 = 363
 제9장 메모리 구성 = 367
  9.1 계층적 메모리 시스템 = 368
  9.2 캐시 메모리 = 369
   9.2.1 연관 메모리 = 369
   9.2.2 연관 매핑 기능을 가진 캐시 메모리 = 371
   9.2.3 직접 매핑 기능을 가진 캐시 메모리 = 374
   9.2.4 집합 연관 매핑 기능을 가진 캐시 메모리 = 376
   9.2.5 캐시에서의 데이터 교체 = 378
   9.2.6 캐시에 데이터 기록하기 = 381
   9.2.7 캐시 성능 = 382
  9.3 가상 메모리 = 386
   9.3.1 페이징 = 387
   9.3.2 세그먼테이션 = 396
   9.3.3 메모리 보호 = 400
  9.4 캐시 메모리와 가상 메모리의 고급 내용 = 400
   9.4.1 캐시 메모리의 고급 내용 = 401
   9.4.2 가상 메모리의 고급 내용 = 401
  9.5 실제 예 : Pentium/Windows PC에서의 메모리 관리 = 403
  9.6 요약 = 405
  문제 = 405
 제10장 입력/출력 구조 = 413
  10.1 비동기식 데이터 전송 = 414
   10.1.1 소스 - 개시 데이터 전송 = 414
   10.1.2 목적지 - 개시 데이터 전송 = 416
   10.1.3 핸드세이킹 = 418
  10.2 프로그램 방식 I/O = 421
   10.2.1 새로운 명령어 = 426
   10.2.2 새로운 제어 신호들 = 426
   10.2.3 새로운 상태들과 RTL 코드 = 426
   10.2.4 새로운 명령어를 위한 CPU 하드웨어의 수정 = 427
   10.2.5 다른 명령어들이 여전히 동작하는지 확인 = 429
  10.3 인터럽트 = 429
   10.3.1 CPU와 I/O 장치 사이의 데이터 전송 = 429
   10.3.2 인터럽트의 유형 = 431
   10.3.3 인터럽트 처리 = 432
   10.3.4 인터럽트 하드웨어와 우선순위 = 434
   10.3.5 CPU 내부에서의 인터럽트 구현 = 440
  10.4 직접 메모리 접근 = 443
   10.4.1 컴퓨터 시스템에 DMA 결합하기 = 443
   10.4.2 DMA 전송 방식 = 446
   10.4.3 DMA와 함께 동작하도록 CPU를 수정 = 448
  10.5 I/O 처리기 = 450
  10.6 직렬 통신 = 453
   10.6.1 직렬 통신 기본 = 453
   10.6.2 UART = 457
  10.7 실제 예 : 직렬 통신 표준 = 458
   10.7.1 RS-232-C 표준 = 458
   10.7.2 USB 표준 = 460
  10.8 요약 = 462
  문제 = 463
제Ⅲ부 고급 주제
 제11장 축소 명령어 집합 컴퓨터 = 469
  11.1 RISC의 타당성 = 470
   11.1.1 고정 길이 명령어 = 471
   11.1.2 제한된 적재 및 저장 명령어만이 메모리에 접근한다 = 471
   11.1.3 소수의 주소지정 방식 = 471
   11.1.4 명령어 파이프라인 = 472
   11.1.5 많은 수의 레지스터 = 472
   11.1.6 고정 배선 방식 제어 장치 = 473
   11.1.7 지연 적재 및 지연 분기 = 473
   11.1.8 명령어의 추측 실행 = 473
   11.1.9 최적화 컴파일러 = 473
   11.1.10 명령어 스트림과 데이터 스트림의 분리 = 474
  11.2 RISC 명령어 집합 = 474
  11.3 명령어 파이프라인과 레지스터 윈도우 = 477
   11.3.1 명령어 파이프라인 = 477
   11.3.2 레지스터 윈도우와 레지스터 재명명 = 481
  11.4 명령어 파이프라인 충돌 = 485
   11.4.1 데이터 충돌 = 485
   11.4.2 분기 충돌 = 489
  11.5 RISC 대 CISC = 495
  11.6 실제 예 : Itanium 마이크로프로세서 = 496
  11.7 요약 = 499
  문제 = 500
 제12장 병렬 처리 = 505
  12.1 단일프로세서 시스템에서의 병렬성 = 506
  12.2 멀티프로세서 시스템의 조직 = 510
   12.2.1 Flynn의 분류 = 510
   12.2.2 시스템 토폴로지 = 512
   12.2.3 MIMD 시스템 구조 = 515
  12.3 멀티프로세서 시스템에서의 통신 = 518
   12.3.1 고정연결 = 519
   12.3.2 재구성 가능 연결 = 520
   12.3.3 다단 상호연결 네트워크(MIN)에서의 경로설정 = 525
  12.4 멀티프로세서 시스템에서의 메모리 조직 = 530
   12.4.1 공유 메모리 = 530
   12.4.2 캐시 일관성 = 533
  12.5 멀티프로세서 운영체제와 소프트웨어 = 537
  12.6 병렬 알고리즘 = 539
   12.6.1 병렬 버블 소트 = 539
   12.6.2 병렬 행렬 곱셈 = 541
  12.7 대안적 병렬 구조 = 545
   12.7.1 데이터플로 컴퓨팅 = 545
   12.7.2 시스토릭 어레이 = 549
   12.7.3 신경 회로망 = 552
  12.8 요약 = 553
  문제 = 554
찾아보기 = 559


관련분야 신착자료

김종원 (2020)