HOME > 상세정보

상세정보

병렬컴퓨터구조론 개정판

병렬컴퓨터구조론 개정판 (68회 대출)

자료유형
단행본
개인저자
김종현
서명 / 저자사항
병렬컴퓨터구조론 / 김종현 저
판사항
개정판
발행사항
서울 :   생능,   2004  
형태사항
393 p. : 삽화 ; 27 cm
ISBN
8970503722
서지주기
참고문헌(p. [363]-387)과 색인수록
000 00000cam c2200205 c 4500
001 000045120502
005 20150122155251
007 ta
008 040829s2004 ulka b 001c kor
020 ▼a 8970503722 ▼g 93560
035 ▼a KRIC09488441
040 ▼a HYUA ▼c HYUA ▼d 241050 ▼d 211009
082 0 4 ▼a 004.35 ▼2 23
085 ▼a 004.35 ▼2 DDCK
090 ▼a 004.35 ▼b 2004
100 1 ▼a 김종현
245 1 0 ▼a 병렬컴퓨터구조론 / ▼d 김종현 저
246 1 1 ▼a Parallel computer architecture
250 ▼a 개정판
260 ▼a 서울 : ▼b 생능, ▼c 2004
300 ▼a 393 p. : ▼b 삽화 ; ▼c 27 cm
504 ▼a 참고문헌(p. [363]-387)과 색인수록

No. 소장처 청구기호 등록번호 도서상태 반납예정일 예약 서비스
No. 1 소장처 과학도서관/Sci-Info(1층서고)/ 청구기호 004.35 2004 등록번호 121098021 도서상태 대출가능 반납예정일 예약 서비스 B M
No. 2 소장처 과학도서관/Sci-Info(1층서고)/ 청구기호 004.35 2004 등록번호 121098022 도서상태 대출가능 반납예정일 예약 서비스 B M
No. 3 소장처 세종학술정보원/과학기술실/ 청구기호 004.35 2004 등록번호 151162489 도서상태 대출가능 반납예정일 예약 서비스 M
No. 소장처 청구기호 등록번호 도서상태 반납예정일 예약 서비스
No. 1 소장처 과학도서관/Sci-Info(1층서고)/ 청구기호 004.35 2004 등록번호 121098021 도서상태 대출가능 반납예정일 예약 서비스 B M
No. 2 소장처 과학도서관/Sci-Info(1층서고)/ 청구기호 004.35 2004 등록번호 121098022 도서상태 대출가능 반납예정일 예약 서비스 B M
No. 소장처 청구기호 등록번호 도서상태 반납예정일 예약 서비스
No. 1 소장처 세종학술정보원/과학기술실/ 청구기호 004.35 2004 등록번호 151162489 도서상태 대출가능 반납예정일 예약 서비스 M

컨텐츠정보

저자소개

김종현(지은이)

연세대학교 공과대학 전기공학과(공학사) 연세대학교 대학원 전기공학과(공학석사) Arizona State University, Department of Electrical and Computer Engineering(Ph.D) 한국전자통신연구소 컴퓨터연구단 프로세서구조연구실 실장 연세대학교 과학기술대학 컴퓨터정보통신공학부 교수 (현) 연세대학교 명예교수 -저서 디지털논리회로, 병렬컴퓨터구조론 -관심분야 컴퓨터구조, 병렬처리, 임베디드시스템, 클라우드컴퓨팅

정보제공 : Aladin

목차


목차
CHAPTER 1 병렬처리의 개요
 1.1 병렬처리의 한계와 가능성 = 13
 1.2 병렬처리의 단위 = 17
 1.3 병렬컴퓨터의 분류 = 20
  1.3.1 Flynn의 분류 = 20
  1.3.2 구조적 특징에 따른 분류 = 23
  1.3.3 기억장치 액세스 모델에 따른 분류 = 24
  1.3.4 시스템 구성에 따른 분류 = 27
 1.4 병렬컴퓨터의 성능 척도 = 33
  1.4.1 처리 속도 = 33
  1.4.2 속도 향상 = 34
  1.4.3 효율 = 34
  1.4.4 중복성 = 35
  1.4.5 시스템 이용률 = 35
  1.4.6 병렬처리의 질 = 36
 연습문제 = 37
CHAPTER 2 병렬처리를 위한 하드웨어 기술
 2.1 시스템 구조 = 41
  2.1.1 배열 프로세서 구조 = 42
  2.1.2 다중프로세서시스템 구조 = 46
 2.2 프로세서 구조 = 54
  2.2.1 그레인 크기에 따른 프로세서 구조의 특성 = 54
  2.2.2 슈퍼스칼라, VLIW, 슈퍼파이프라인 = 59
 2.3 기억장치시스템 구조 = 67
  2.3.1 캐쉬 기억장치 = 68
  2.3.2 기억장치 인터리빙 = 80
 연습문제 = 90
CHAPTER 3 병렬처리를 위한 소프트웨어 기술 
 3.1 프로세서 동기화와 상호배타 방식 = 95
  3.1.1 Bus-locking 방식 = 97
  3.1.2 Spin-lock 방식 = 99
  3.1.3 세마포아 방식 = 103
  3.1.4 배리어 동기화 방식 = 105
  3.1.5 Full/Empty 플래그를 이용한 방식 = 107
  3.1.6 Fetch-and-Add 명령어를 이용한 방식 = 109
 3.2 프로세서 스케줄링 = 113
  3.2.1 처리 시간 및 선행 관계에 따른 스케줄링 = 114
  3.2.2 프로세서간 통신 시간을 고려한 스케줄링 = 121
 3.3 문제 분할 = 125
  3.3.1 선형방정식 계산에서의 문제 분할 = 125
  3.3.2 편미분방정식 계산에서의 문제 분할 = 129
 3.4 병렬 알고리즘 = 132
  3.4.1 동기식 병렬 알고리즘 = 132
  3.4.2 비동기식 병렬 알고리즘 = 134
 연습문제 = 136
CHAPTER 4 단일-버스 다중프로세서 시스템 
 4.1 버스의 조직 = 139
 4.2 버스의 기본 동작 = 142
 4.3 버스 중재 = 145
  4.3.1 병렬 중재 방식 = 146
  4.3.2 직렬중재 방식 = 150
  4.3.3 폴링 방식 = 155
 4.4 캐쉬 일관성 유지 방법 = 157
  4.4.1 공유-캐쉬를 사용하는 방법 = 161
  4.4.2 공유 변수는 캐쉬에 저장하지 않는 방법 = 161
  4.4.3 잠금 변수들만 캐쉬에 저장하지 않는 방법 = 162
  4.4 4 버스 감시 메커니즘을 이용하는 방법 = 163
  4.4.5 디렉토리-기반 캐쉬 프로토콜 = 176
 연습문제 = 192
CHAPTER 5 다중-버스 다중 프로세서 시스템 
 5.1 서론 = 195
 5.2 크로스바 네트워크 = 196
 5.3 다중-버스 시스템 구조 = 199
 5.4 계층-버스 시스템 구조 = 203
 연습문제 = 211
CHAPTER 6 상호연결망 구조
 6.1 서론 = 213
 6.2 정적 상호연결망 = 214
  6.2.1 선형 배열 구조 = 215
  6.2.1 원형 구조 = 215
  6.2.3 트리 구조 = 216
  6.2.4 매쉬 네트워크 = 220
  6.2.5 큐브 네트워크 = 221
  6.2.6 Shuffle-exchange 네트워크 = 224
  6.2.7 Barrel shifter 네트워크 = 227
 6.3 동적 상호연결망 = 230
  6.3.1 개요 = 230
  6.3.2 다단계 큐브 네트워크 = 232
  6.3.3 오메가 네트워크 = 237
  6.3.4 다단계 크로스바스위치 네트워크 = 243
 연습문제 = 250
CHAPTER 7 고성능 입출력시스템 구조 
 7.1 입출력 서브시스템 설계의 주요 사항들 = 256
  7.1.1 I/O 네트워크의 구성 = 256
  7.1.2 I/O 장치의 관리 = 257
  7.1.3 I/O 노드의 배치 = 259
 7.2 I/O 서브시스템 구조의 사례 분석 = 260
  7.2.1 중형급 서버 = 260
  7.2.2 대형 메인프레임컴퓨터 = 262
  7.2.3 Cray Y-MP 슈퍼컴퓨터 = 263
  7.2.4 IBM RP3 병렬컴퓨터 = 264
  7.2.5 Intel iPSC = 265
  7.2.6 Intel Paragon = 267
  7.2.7 MasPar MP-1 = 270
  7.2.8 CM-5 = 269
 7.3 RAID = 270
  7.3.1 RAID 출현의 배경 = 273
  7.3.2 RAID의 종류 = 276
 7.4 디스크 캐쉬 = 286
 연습문제 = 292
CHAPTER 8 RISC 및 슈퍼스칼라 프로세서
 8.1 RISC의 출현 동기 = 296
 8.2 RISC 프로세서의 발전 경위 = 300
 8.3 RISC 설계의 기본 원리 = 302
 8.4 레지스터 세트의 설계 = 310
 8.5 상용 RISC 프로세서들의 구조 = 314
  8.5.1 SPARC 프로세서 = 314
  8.5.2 MIPS 프로세서 = 320
 8.6 슈퍼스칼라 프로세서 = 326
  8.6.1 명령어-수준 병렬성 = 326
  8.6.2 명령어 발송 정책 = 330
  8.6.3 레지스터 재명명 = 336
 연습문제 = 339
CHAPTER 9 클러스터 컴퓨터 
 9.1 클러스터 컴퓨터의 기본 구조 및 분류 = 343
  9.1.1 클러스터의 기본 구조 = 343
  9.1.2 클러스터 컴퓨터의 분류 = 344
 9.2 클러스터 미들웨어와 단일 시스템 이미지(SSI) = 348
  9.2.1 미들웨어의 설계 목표 = 349
  9.2.2 미들웨어에 의해 제공되는 서비스들 = 350
 9.3 클러스터 컴퓨터들의 사례 분석 = 353
  9.3.1 NOW = 353
  9.3.2 HPVM = 357
  9.3.3 Beowulf = 358
 연습문제 = 361
참고문헌 = 363


관련분야 신착자료

Forouzan, Behrouz A. (2022)
김효곤 (2022)