HOME > 상세정보

상세정보

전자계산기 구조

전자계산기 구조 (14회 대출)

자료유형
단행본
개인저자
윤영의
서명 / 저자사항
전자계산기 구조 / 윤영의 지음.
발행사항
서울 :   정보문화사 ,   1997.  
형태사항
348 p. : 삽도 ; 26 cm.
총서사항
정보처리기사 필기시험 대비서 ; 3
ISBN
8976273036
일반주기
부록:기출문제  
000 00590camccc200217 k 4500
001 000000958043
005 20100807033048
007 ta
008 970808s1997 ulka 000a kor
020 ▼a 8976273036 ▼g 93560 : ▼c \8,000
040 ▼a 244002 ▼c 244002 ▼d 244002
049 0 ▼l 151052698 ▼l 151052699
082 0 4 ▼a 004.22 ▼2 21
090 ▼a 004.22 ▼b 1997
100 1 ▼a 윤영의
245 1 0 ▼a 전자계산기 구조 / ▼d 윤영의 지음.
260 ▼a 서울 : ▼b 정보문화사 , ▼c 1997.
300 ▼a 348 p. : ▼b 삽도 ; ▼c 26 cm.
440 0 0 ▼a 정보처리기사 필기시험 대비서 ; ▼v 3
500 ▼a 부록:기출문제
950 0 ▼b \8,000

소장정보

No. 소장처 청구기호 등록번호 도서상태 반납예정일 예약 서비스
No. 1 소장처 세종학술정보원/과학기술실/ 청구기호 004.22 1997 등록번호 151052699 도서상태 대출가능 반납예정일 예약 서비스 C

컨텐츠정보

저자소개

윤영의(지은이)

<전자계산기구조>

정보제공 : Aladin

목차


목차

제1장 전자 계산기의 개요

 1. 전자 계산기의 개념 = 3

 2. 전자 계산기의 원리 = 4

 3. 전자 계산기의 구성 = 4

  3.1 전자 계산기의 기본 구조 = 4

  3.2 전자 계산기의 소프트웨어 = 5

 4. 전자 계산기의 발달 = 7

  4.1 초기의 전자 계산기 = 7

  4.2 전자 계산기의 세대 구분 = 7

 5. 전자 계산기의 종류 = 10

  5.1 데이터 취급 방법에 의한 분류 = 10

  5.2 처리능력에 의한 분류 = 11

 예상문제 = 13

제2장 디지털 논리회로

 1. 논리 회로와 논리 대수 = 21

 2. 게이트(Gate) = 21

  2.1 게이트의 정의 = 21

  2.2 게이트 소자 = 22

  2.3 게이트의 종류 = 22

 3. 부울 대수(Boolean algebra) = 23

  3.1 부울 대수의 정의 = 23

  3.2 부울 대수의 목적 = 24

  3.3 부울 대수의 기본적인 법칙 = 25

  3.4 드 모르간(De Morgan)의 정리 = 25

 4. 카나프 맵(Karnauph Map) = 26

  4.1 카나프 맵(Karnauph Map) 작성 방법 = 26

  4.2 무관 조건(Don't care condition) = 28

 5. 조합 논리 회로 = 29

  5.1 반가산기(HA : Half Adder) = 29

  5.2 전가산기(FA : Full Adder) = 30

  5.3 반감산기 = 31

  5.4 전감산기 = 31

  5.5 병렬 가산기(Parallel Adder) = 32

  5.6 엔코더(Encoder) = 33

  5.7 디코더(Decoder) = 34

  5.8 디멀티플렉서(Demultiplexer : DEMUX) = 34

  5.9 멀티플렉서(Multiplexer : MUX) = 35

  5.10 임의 접근 기억 장치(RAM : Random Access Memory) = 36

  5.11 ROM(Read Only Memory) = 37

  5.12 PLA(Programmable Logic Array) = 38

  5.13 마이크로컴퓨터(Micro - computer) = 38

 6. 순차 논리 회로 = 39

  6.1 플립 플롭(Flip Flop) = 39

  6.2 플립 플롭의 트리거(flip flop trigger) = 43

  6.3 레지스터(Register) = 44

  6.4 레지스터 전송 = 45

 예상문제 = 47

제3장 자료의 표현

 1. 수의 표현법 = 69

  1.1 2진수 상태(Binary state) = 69

  1.2 10진수 체계 = 69

  1.3 기수(Radix) = 69

  1.4 2진수, 8진수, 16진수간의 변환 = 70

 2. 문자의 코드화 = 71

  2.1 웨이티드 코드(Weighted code) = 71

  2.2 넌웨이티드 코드(Non - weighted code) = 74

  2.3 에러 검출 코드(Error detecting code) = 76

 3. 수치의 종류 = 79

  3.1 10진 정수의 표현과 저장 = 80

  3.2 2진 정수의 표현과 저장 →고정 소수점 형식 = 80

  3.3 실수의 표현과 저장 →부동 소수점 형식 = 81

 예상문제 = 83

제4장 연산

 1. 연산의 정의 = 99

  1.1 자료의 성질에 따른 분류 = 99

  1.2 자료의 수에 따른 분류 = 99

 2. 비수치적 연산 = 99

  2.1 논리 연산 = 99

  2.2 논리 시프트(Logical shift) = 101

  2.3 로테이트(Rotate) = 103

  2.4 코드값의 연산 = 104

 3. 수치적 연산 = 105

  3.1 산술 시프트(Arithmetic shift) = 105

  3.2 고정 소수점 2진 연산 = 109

  3.3 부동 소수점 16진 연산 = 112

 예상문제 = 115

제5장 명령어 실행과 제어

 1. 명령어(Instruction) = 133

  1.1 명령어의 개요 = 133

  1.2 연산자(Operation code) = 133

  1.3 연산자의 기능 = 134

  1.4 진보된 연산자 = 135

  1.5 명령어 형식 = 137

  1.6 주소 지정 방식 = 139

  1.7 주소 표현 방식 = 142

 2. 명령어 실행과 제어 = 143

  2.1 제어 장치의 구성과 동작(Operation) = 143

  2.2 마이크로 오퍼레이션과 마이크로 사이클 = 145

  2.3 제어점과 제어 신호 = 146

 3. 타이밍 상태와 메이저 상태 = 147

  3.1 타이밍 상태(Timing state) = 147

  3.2 메이저 상태(Major sate) = 148

 4. 마이크로프로그램 제어 구조 = 152

  4.1 고정 배선 제어(Hardware Control) = 152

  4.2 마이크로프로그램 제어(Microprogramed Control) = 152

  4.3 마이크로명령어 형식(Microinstruction format) = 153

 예상문제 = 155

제6장 인터럽트

 1. 인터럽트의 개념 = 191

  1.1 하드웨어적 요인에 의한 인터럽트 = 191

  1.2 소프트웨어적 요인에 의한 인터럽트 = 191

 2. 인터럽트 체제와 처리방법 = 192

  2.1 인터럽트 체제와 기본적인 요소 = 192

  2.2 인터럽트 체제의 구성 = 192

  2.3 인터럽트 처리 방법 = 193

 3. 우선 순위 체제 = 194

  3.1 소프트웨어 방식에 의한 우선 순위(polling 방식) = 194

  3.2 하드웨어 방식에 의한 우선 순위(벡터 인터럽트 방식) = 195

 예상문제 = 199

제7장 기억 장치 구조

 1. 기억 장치의 개요 = 215

  1.1 주기억 장치 = 215

  1.2 주기억 장치의 구성 = 215

  1.3 주기억 장치의 분류 = 216

 2. 가상 기억 장치 = 218

  2.1 공간 개념 = 219

  2.2 가상 기억 주소 지정 = 219

 3. 고속 기억 장치 = 222

  3.1 메모리 인터리빙(Memory Interleaving) = 222

  3.2 캐시 메모리(Cache Memory) = 223

  3.3 연관 기억 장치(CAM : Content Addressable Memory) = 225

 연습문제 = 227

제8장 입출력 장치 및 데이터 통신

 1. 입출력 장치의 개요 = 249

  1.1 입출력 장치의 정의 = 249

  1.2 입출력 인터페이스(I/O interface) = 249

  1.3 비동기 데이터 전송 = 250

  1.4 직접 메모리 액세스(DMA : Direct Memory Access) = 252

  1.5 채널(Channel) = 254

 2. 데이터 통신 = 256

  2.1 데이터 통신의 개념 = 256

  2.2 데이터 통신 시스템 = 257

  2.3 비동기식 전송과 동기식 전송 = 260

  2.4 직렬 전송과 병렬 전송 = 261

  2.5 네트워크의 구성형태 = 262

  2.6 OSI 계층 모델 = 264

  2.7 클라이언트 / 서버 = 265

 예상문제 = 267

제9장 병렬 컴퓨터 구조

 1. 병렬 컴퓨터 구조의 기본 = 301

  1.1 플린(Flynn)의 분류 = 301

  1.2 낮은 단계의 병렬 수행만 하는 컴퓨터의 분류 = 302

 2. 파이프 라인(pipeline) = 303

  2.1 개념 = 303

  2.2 장·단점 = 303

 3. 배열 프로세서(array processor) = 304

 4. 벡터 프로세서(vector processor) = 304

  4.1 개념 = 304

  4.2 분류 = 304

  4.3 벡터 프로세서와 배열 프로세서의 비교 = 304

 5. 데이터 흐름 컴퓨터 = 305

  5.1 개념 = 305

  5.2 방식 = 306

 6. 시스톨릭 컴퓨터(systolic computer) = 306

 7. 다중 처리기(multi - processor) = 306

  7.1 개념 = 306

  7.2 특성 = 307

  7.3 설계시 발생되는 문제점 = 307

  7.4 유형 = 307

 예상문제 = 309

부록 : 기출문제

 1996년 7월21일 시행 정보처리기사 1급 = 321

 1996년 7월21일 시행 정보처리기사 2급 = 336



관련분야 신착자료