목차
제1장 컴퓨터 시스템의 개요 = 19
1. 컴퓨터 시스템의 구성 = 19
1-1 하드웨어 = 21
1-1-1 중앙처리장치 = 22
1-1-2 기억장치 = 23
1-1-3 입·출력장치 = 26
1-1-4 시스템 버스 = 29
1-2 소프트웨어 = 30
1-2-1 시스템 소프트웨어 = 30
1-2-2 응용 소프트웨어 = 33
2. 컴퓨터 시스템의 역사 = 33
2-1 기계식 계산기 = 34
2-2 자동기계식 계산기 = 34
2-3 전기기계식 컴퓨터 = 34
2-4 전자식 컴퓨터 = 35
2-4-1 제1세대 = 36
2-4-2 제2세대 = 36
2-4-3 제3세대 = 36
2-4-4 제4세대 = 37
2-4-5 제5세대 = 38
3. 컴퓨터 시스템의 분류 = 38
3-1 사용목적에 의한 분류 = 38
3-1-1 범용 컴퓨터 = 39
3-1-2 전용 컴퓨터 = 39
3-2 표현자료에 의한 분류 = 39
3-2-1 디지털 컴퓨터 = 39
3-2-2 아날로그 컴퓨터 = 39
3-2-3 하이브리드 컴퓨터 = 40
3-3 처리능력에 의한 분류 = 40
3-3-1 초대형 컴퓨터 = 40
3-3-2 대형 컴퓨터 = 40
3-3-3 미니 컴퓨터 = 41
3-3-4 마이크로컴퓨터 = 41
연습문제 = 43
제2장 논리회로 = 50
1. 논리회로의 기초 = 50
1-1 부울 대수 = 50
1-1-1 입력변수들이 0이나 1로 결정된 경우 = 51
1-1-2 0이나 1로 결정되지 않은 입력변수가 1개인 경우 = 51
1-1-3 0이나 1로 결정되지 않은 입력변수가 2개인 경우 = 51
1-1-4 드모르간의 법칙 = 52
1-2 기본 게이트 = 52
1-2-1 AND 게이트 = 52
1-2-2 OR 게이트 = 53
1-2-3 NOT 게이트 = 53
1-2-4 BUFFER 게이트 = 54
1-2-5 NAND 게이트 = 54
1-2-6 Nor 게이트 = 54
1-2-7 X-OR 게이트 = 55
1-2-8 X-NOR 게이트 = 55
1-3 정규형 및 표준형 = 56
1-3-1 곱의 합 표현 = 56
1-3-2 합의 곱 표현 = 56
1-4 논리함수식의 간소화 = 58
1-4-1 부울 대수에 의한 간소화 방법 = 58
-14-2 카노우 맵 도시법에 의한 간소화 방법 = 59
1-5 NAND 또는 NOR 게이트만으로 논리회로 구현 = 63
1-5-1 NAND 게이트만으로 기본 게이트 구현 = 63
1-5-2 NOR 게이트만으로 기본 게이트 구현 = 65
2. 조합논리회로 = 67
2-1 가산기와 감산기 = 68
2-1-1 반 간산기 = 68
2-1-2 전가산기 = 68
2-1-3 전가산기로 구현된 4비트 병렬가산기 = 69
3-1-4 감산기 = 70
2-2 비교기 = 71
2-3 디코더 = 71
2-4 인코더 = 73
2-5 디멀티플렉서 = 74
2-6 멀티플렉서 = 74
3. 순서논리회로 = 75
3-1 기억요소의 표현 = 76
3-2 래치와 플립 플롭의 차이점 = 77
3-3 플립 플롭의 종류 = 79
3-3-1 R-S플립 플롭 = 79
3-3-2 J-K 플립 플롭 = 79
3-3-3 D플립 플롭 = 80
3-3-4 T플립 플롭 = 80
3-4 특성방정식과 여기표 = 81
3-4-1 특성방정식 = 81
3-4-2 여기표 = 81
3-5 계수기 = 83
3-5-1 동기형 계수기 = 84
3-5-2 비동기형 계수기 = 85
3-6 레지스터 = 86
3-6-1 4비트 병렬 입·출력 레지스터 = 86
3-6-2 자리이동 = 87
연습문제 = 88
제3장 자료의 표현 = 105
1. 자료의 표현단위 = 105
1-1 자료표현단위의 종류 = 106
1-1-1 비트 = 106
1-1-2 니블 = 107
1-1-3 바이트 = 107
1-1-4 워드 = 107
1-1-5 필드 = 108
1-1-6 레코드 = 108
2. 수체계 = 109
2-1 수의 변환 = 110
2-1-1 10진수와 2진수의 상호 변환 = 110
3. 자료의 표현 = 114
3-1 수치적 자료의 표현 = 114
3-1-1 2진형식 표현방식 = 114
3-2 코드 = 121
3-2-1 웨이티드 코드 = 121
3-2-2 넌 웨이티드 코드 = 122
3-2-3 8421 코드 = 123
8-2-4 그레이코드 = 123
3-2-5 시프트 카운터 코드 = 124
3-2-6 자보수 코드 = 125
3-2-7 오류 검출용 코드 = 125
3-3 비수치적 자료의 표현 = 130
3-3-1 표준 BCD 코드 = 130
3-3-2 EFCDIC 코드 = 131
3-3-3 ASCII 코드 = 131
연습문제 = 133
제4장 연산 = 142
1. 논리연산 = 143
1-1 논리연산 = 143
1-1-1 MOVE 연산 = 143
1-1-2 Complement 연산 = 144
1-1-3 AND 연산 = 144
1-1-4 OR 연산 = 144
1-1-5 X-OR 연산 = 145
1-2 논리 시프트와 로테이트 연산 = 146
1-2-1 논리 시프트 연산 = 146
1-2-2 논리 로테이트 연산 = 146
2. 산술연산 = 147
2-1 고정 소수점 연산 = 147
2-1-1 산술 시프트 = 148
2-1-2 덧셈과 뺄셈 = 152
2-1-3 곱셈과 나눗셈 = 160
2-2 부동소수점 연산 = 169
2-2-1 덧셈과 뺄셈 = 170
2-2-2 곱셈과 나눗셈 = 170
연습문제 = 172
제5장 중앙처리장치의 구성 = 182
1. 중앙처리장치의 구조 = 182
1-1 레지스터 = 183
1-1-1 명령어 레지스터 = 184
1-1-2 프로그램 카운터 = 184
1-1-3 기억장치 주소 레지스터 = 184
1-1-4 기억장치 버퍼 레지스터 = 185
1-1-5 누산기 = 185
1-1-6 스택 포인터 = 185
1-1-7 인덱스 레지스터 = 185
1-1-8 상태 레지스터 = 185
1-2 산술논리 연산장치 = 187
1-3 버스 = 188
1-3-1 데이터 버스 = 189
1-3-2 주소 버스 = 189
1-3-3 제어 버스 = 190
1-4 제어장치 = 190
2. 레지스터 전송과 마이크로 오퍼레이션 = 191
2-1 레지스터 전송기호 = 191
2-2 레지스터간 전송 = 192
2-2-1 병렬전송 = 193
2-2-2 직렬전송 = 194
2-2-3 버스전송 = 194
2-2-4 기억장치전송 = 195
연습문제 = 197
제6장 명령어 = 204
1. 명령어 코드 = 204
2. 명령어 구성 = 207
2-1 명령어 형식 = 208
2-1-1 연산자에 의한 분류 = 208
2-1-2 피연산자 개수에 의한 분류 = 211
3. 연산자의 종류와 기능 = 216
3-1 자료전송 명령어 = 217
3-2 자료처리 명령어 = 217
3-2-1 산술명령어 = 217
3-2-2 논리연산 및 비트 처리명령어 = 218
3-2-3 시프트 명령어 = 218
3-3 프로그램 제어명령어 = 218
3-1-1 상태 비트 조건 = 219
3-3-2 서브루틴 콜과 리턴 = 220
3-3-3 프로그램 인터럽트 = 221
4. 주소 지정방식 = 221
4-1 암시 모드 = 222
4-2 즉시 모드 = 222
4-3 레지스터 모드 = 222
4-4 레지스터 간접 모드 = 223
4-5 자동증가·감소 모드 = 223
4-6 직접주소 모드 = 224
4-7 간접주소 모드 = 225
4-8 상대주소 모드 = 225
4-9 인덱스 주소 모드 = 226
4-10 베이스 레지스터 주소 모드 = 227
연습문제 = 229
제7장 명령어의 수행과 제어 = 243
1. 제어신호 = 243
1-1 마이크로 사이클과 타이밍 시퀀스 = 243
1-1-1 동기식 = 244
1-1-2 비동기식 = 245
1-2 마이크로 오퍼레이션 수행과 제어 = 245
1-2-1 제어점 = 245
1-2-2 제어신호의 발생 = 246
1-2-3 제어함수 = 247
1-2-4 타이밍과 제어 = 248
2. 메이저 상태 = 250
2-1 인출 사이클 = 252
2-2 간접 사이클 = 253
2-3 실행 사이클 = 253
2-3-1 AND = 254
2-3-2 ADD = 254
2-3-3 LDA = 254
2-3-4 STA = 255
2-3-5 BUN = 255
2-3-6 BSA = 255
2-3-7 SZ = 256
2-4 인터럽트 사이클 = 257
3. 제어기의 실현 = 258
3-1 하드 와이어드 제어 = 258
3-2 마이크로 프로그램 제어 = 259
연습문제 = 262
제8장 인터럽트 및 입·출력 시스템 = 276
1. 인터럽트 = 276
1-1 인터럽트의 필요성 = 277
1-2 인터럽트의 종류 = 277
1-2-1 제어 프로그램 호출 인터럽트 = 277
1-2-2 입·출력 인터럽트 = 277
1-2-3 외부 인터럽트 = 278
1-2-4 재시작 인터럽트 = 278
1-2-5 프로그램 검사 인터럽트 = 278
1-2-6 기계검사 인터럽트 = 278
1-3 인터럽트의 동작원리 = 278
1-3-1 인터럽트 처리 = 278
1-4 우선순위에 의한 버스 중재방식 = 279
1-4-1 버스 중재 = 281
2. 입·출력 시스템 = 285
2-1 입·출력 인터페이스 = 285
2-2 입·출력 버스 = 285
2-3 입·출력 주소지정 = 286
2-3-1 기억장치사상 입·출력 = 286
2-3-2 분리형 입·출력 = 286
2-4 입·출력 자료처리 = 287
2-4-1 프로그램에 의한 입·출력 = 287
2-4-2 인터럽트에 의장 입·출력 = 288
2-4-3 직접기억장치 접근에 의한 입·출력 = 289
2-4-4 사이클 스틸링과 인터럽트의 차이점 = 290
2-5 입·출력 채널 = 291
2-5-1 채널 프로그램 = 291
2-5-2 채널의 종류 = 292
2-5-3 채널과 직접기억장치 접근의 차이점 = 296
연습문제 = 297
제9장 기억장치 = 311
1. 기억자치 계층구조 = 311
2. 주기억장치 = 312
2-1 RAM= 313
2-1-1 SRAM과 DRAM = 315
2-2 ROM = 316
2-2-1 ROM의 종류 = 317
2-3 PLA = 318
3. 보조기억장치 = 320
3-1 자기디스크 = 320
3-2 자기테이프 = 323
3-3 CD-ROM = 325
4. 캐시 기억장치 = 326
4-1 사상방식 = 329
4-1-1 직접사상 = 329
4-1-2 완전연관사상 = 330
4-1-3 세트-연관사상 = 331
4-2 쓰기정책 = 332
4-2-1 Write-Through 방식 = 333
4-2-2 Write-Back 방식 = 333
5. 가상기억장치 = 334
5-1 페이징 기법 = 334
5-2 세그먼테이션 기법 = 335
연습문제 = 337
제10장 데이터 통신 = 351
1. 데이터 통신 시스템의 기본구성 = 351
1-1 기본구성요소 = 351
1-2 데이터 전송계 = 352
1-2-1 데이터 단말장치 = 352
1-2-2 데이터 전송회선 = 353
1-2-3 통신제어장치 = 355
1-3 데이터 처리계 = 355
1-3-1 중앙처리장치 = 355
1-3-2 주변장치 = 358
2. 데이터 전송형태 = 358
2-1 병렬 및 직렬 전송방식 = 358
2-1-1 병렬전송방식 = 259
2-1-2 직렬전송방식 = 359
2-2 동기 및 비동기전송방식 = 360
2-2-1 비동기전송방식 = 360
2-2-2 동기전송방식 = 361
3. 데이터 전송방식 = 364
3-1 단방향통신 = 364
3-2 반이중통신 = 364
3-3 전이중통신 = 365
4. 회선 접속 방식 = 365
4-1 점대점방식 = 366
4-2 다중점방식 = 366
4-2-1 폴링 방식 = 366
4-2-2 경쟁방식 = 367
5. 네트워크의 여러 가지 형태 = 367
5-1 중앙집중형 네트워크 = 367
5-2 계층형 네트워크 = 368
5-3 환형 네트워크 = 369
5-4 버스형 네트워크 = 370
5-5 망형 네트워크 = 370
6. 개방 시스템간의 상호 접속 = 371
6-1 OSI 참조 모델의 목적 = 371
6-2 OSI 참조 모델의 기본요소 = 372
6-2-1 응용 프로세스 = 372
6-2-2 개방형 시스템 = 372
6-2-3 물리매체 = 372
6-2-4 자원의 가상화 = 373
6-3 OSI 7계층의 구조와 기능 = 373
6-3-1 계층구조 = 373
6-3-2 서비스와 프로토콜의 흐름 및 기능 = 375
7. 클라이언트／서버 = 377
7-1 클라이언트 = 377
7-2 서버 = 377
7-3 클라이언트／서버 시스템 = 378
연습문제 = 379
