HOME > 상세정보

상세정보

전자계산기 구조

전자계산기 구조 (24회 대출)

자료유형
단행본
개인저자
조순복
서명 / 저자사항
전자계산기 구조 = An electronic computer structure / 조순복 지음.
발행사항
서울 :   世和 ,   2000.  
형태사항
347 p. : 삽도 ; 26 cm.
ISBN
8931703821
000 00568namccc200205 k 4500
001 000000674842
005 20100806050659
007 ta
008 001011s2000 ulka 000a kor
020 ▼a 8931703821 ▼g 13560 : ▼c \10000
040 ▼a 211009 ▼c 211009
049 1 ▼l 121046503 ▼f 과학 ▼l 121046504 ▼f 과학
082 0 4 ▼a 004.22 ▼2 21
090 ▼a 004.22 ▼b 2000
100 1 ▼a 조순복
245 1 0 ▼a 전자계산기 구조 = ▼x An electronic computer structure / ▼d 조순복 지음.
260 ▼a 서울 : ▼b 世和 , ▼c 2000.
300 ▼a 347 p. : ▼b 삽도 ; ▼c 26 cm.
950 0 ▼b \10000

소장정보

No. 소장처 청구기호 등록번호 도서상태 반납예정일 예약 서비스
No. 1 소장처 과학도서관/보존서고1(동양서)/ 청구기호 004.22 2000 등록번호 121046503 도서상태 대출가능 반납예정일 예약 서비스 B M
No. 2 소장처 과학도서관/보존서고1(동양서)/ 청구기호 004.22 2000 등록번호 121046504 도서상태 대출가능 반납예정일 예약 서비스 B M

컨텐츠정보

저자소개

조순복(지은이)

<정보통신개론>

정보제공 : Aladin

목차


목차
제1장 전자계산기의 구조와 마이크로프로세서
 1.1. 전자계산기의 개념과 특성 = 5
  1) 전자계산기의 개념 = 5
  2) 전자계산기의 특성 = 5
 1.2. 전자계산기의 구조와 기능 = 7
  1) 전자계산기의 구조 = 7
  2) 전자계산기의 기능 = 8
 1.3. 전자계산기의 성능 평가 = 9
  1) 계산기의 처리 속도 = 9
  2) 기억 장치의 처리 속도 = 9
  3) OS의 목적 = 9
 1.4. 전자계산기의 분류 = 10
  1) 취급 데이터에 따른 분류 = 10
  2) 처리 능력에 따른 분류 = 10
 1.5. 중앙 처리 장치의 기능 = 11
  1) 기억 기능 = 12
  2) 연산 기능 = 13
  3) 전달 기능 = 13
  4) 제어 기능 = 14
 1.6. ALU의 구조 = 15
  1) ALU의 개요 = 15
 1.7. 마이크로프로세서 = 16
  1) CISC형 마이크로프로세서 = 16
  2) RISC형 마이크로프로세서 = 16
 출제예상문제 = 18
제2장 논리회로
 2.1. 논리 대수 = 31
  1) 논리합(OR) = 31
  2) 논리곱(AND) = 32
  3) 논리 부정(NOT) = 33
 2.2. 불 대수(Boolean Algebra) = 34
  1) 불 대수의 정리(Boolean Algebra of Theorem) = 34
  2) 불 대수의 기본 정리(Boolean Algebra of Basic Theorem) = 34
 2.3. 논리 회로와 불 대수 = 36
  1) 게이트(Gate)의 종류 = 36
 2.4. 논리 함수의 간소화(Simplification of a Logical Function) = 40
  1) 불 대수를 이용한 간소화 = 40
  2) Karnaugh Map을 이용한 간소화 = 41
 2.5. 조합 논리 회로 = 45
  1) 반가산기(HA : Half Adder) = 45
  2) 전가산기(FA : Full Adder) = 47
  3) 2진 병렬 가산기(Parallel Binary Adder) = 49
  4) 2진 비교기(Binary Comparator) = 50
  5) 해독기(Decoder)와 부호 변환기(Encoder) = 52
  6) 데이터 선택기(Multiplexer)와 분배기(Demultiplexer) = 55
  7) 패리티 검사기(Parity Checker) = 58
  8) Code Converter = 59
 2.6. 순서 논리 회로 = 60
  1) SR Latch 회로 = 60
  2) 플립플롭(Flip-Flop) = 61
 출제예상문제 = 65
제3장 자료의 표현
 3.1. 자료의 정의 = 73
  1) 자료 구성 단위 = 73
  2) 자료 표현 단위 = 74
 3.2. 자료의 내부적 표현 = 74
  1) 수의 체계 = 74
  2) 진법의 변환 = 75
  3) 수치 자료 표현 = 78
  4) 논리 자료 표현의 포인터 자료 표현 = 83
 3.3. 자료 외부적 표현 = 85
  1) 문자 코드 표현 = 85
  2) 기타 코드 분류 = 86
 3.4. 자료 구조의 표현 = 89
  1) 선형 리스트(Linear List) = 89
  2) 비선형 리스트(Nonlinear List) = 91
 출제예상문제 = 92
제4장 자료의 연산
 4.1. 연산의 종류 = 105
  1) 자료의 성질에 따른 분류 = 105
  2) 연산에 사용되는 자료의 수에 따른 분류 = 105
 4.2. 비수치적 연산 = 106
  1) 논리 연산 = 106
 4.3. 수치적 연산 = 110
  1) 산술적 Shift = 110
  2) 2진수 연산 = 111
 출제예상문제 = 116
제5장 명령어와 주소 지정방식
 5.1. 명령어(Instruction) = 127
  1) 명령어의 구성 = 127
 5.2. 명령 코드(Operation Code) = 128
  1) 함수 연산 기능(Functional Operation) = 128
  2) 전달 기능(Transfer Operation) = 129
  3) 제어 기능(Control Operation) = 129
  4) 입출력 기능(Input / Output Operation) = 129
 5.3. 명령어 형식 = 130
  1) 0-주소 명령어(Zero-Address instruction) = 130
  2) 1-주소 명령어(One-Address instruction) = 130
  3) 2-주소 명령어(Two-Address instruction) = 131
  4) 3-주소 명령어(Three-Address instruction) = 131
  5) 4-주소 명령어(Four-Address instruction) = 132
 5.4. 주소 지정 방식(Addressing Mode)의 개념 = 132
  1) 주소(Addressing) = 132
  2) 주소 설계시 고려 사항 = 133
 5.5. 주소 지정 방식(Addressing Mode) = 134
  1) 자료의 접근 방법에 따른 주소 지정 방식(Addressing Mode) = 134
  2) 자료 주소 표현 방식 = 138
 출제예상문제 = 139
제6장 명령어 수행과 제어
 6.1. 명령어의 수행 = 155
  1) 명령어 호출 주기(Instruction Fetch Cycle) = 156
  2) 명령어 실행 주기(Instruction Execution Cycle) = 156
  3) 명령어 호출과 실행 과정의 플로 차트 = 157
 6.2. 마이크로오퍼레이션과 마이크로사이클 = 157
  1) 마이크로오퍼레이션(Micro-Operation) = 157
  2) 논리 마이크로 동작의 응용 = 158
  3) 마이크로오퍼레이션의 종류 = 158
  4) 마이크로사이클(Micro-Cycle) = 159
  5) 제어점 및 제어 신호 = 160
 6.3. 메이저 상태와 타이밍 상태(Major State and Timing State) = 162
  1) 메이저 상태(Major State) = 162
  2) 타이밍 상태(Timing State) = 165
 6.4. 제어 데이터 = 166
  1) 제어 데이터의 종류 = 166
  2) 메이저 스테이트의 동작과 제어 데이터 = 167
  3) 제어기의 실현 = 168
 출제예상문제 = 171
제7장 기억 장치
 7.1. 기억 장치의 분류 = 179
  1) 사용 목적에 의한 분류 = 179
  2) 위치에 의한 메모리의 분류 = 180
  3) 접근(Access) 방법에 의한 분류 = 181
  4) 동작 원리에 의한 분류 = 182
 7.2. 기억 장치의 특성 = 182
  1) 기억 장치의 특성 = 182
  2) 기억 장치의 계층적 구조 = 183
  3) 기억 장치의 조건 = 183
 7.3. 주기억 장치 = 183
  1) 주기억 장치의 구조 = 183
  2) 주기억 장치의 특성 = 186
  3) 주기억 장치의 용량 = 186
  4) 주기억 장치의 종류 = 187
  5) 주기억 장치의 동작 = 193
  6) 주기억 장치의 동작 = 194
 7.4. 보조 기억 장치 = 194
  1) 보조 기억 장치의 분류 = 195
  2) 보조 기억 장치의 종류 = 195
 7.5. 고성능 기억 장치 = 200
  1) 연관 기억 장치(Associative Memory) = 200
  2) 캐시 기억 장치(Cache Memory) = 201
  3) 복수 모듈 기억 장치(Cache Memory) = 204
 7.6. 가상기억 장치의 체제(Virtual storage system) = 205
  1) 가상 기억 장치의 개념 = 205
  2) 가상 기억 장치 개발의 목적 = 206
  3) 블록 사상(Block Mapping) = 206
  4) 가상 기억 장치의 구성 = 208
  5) 가상 기억 장치의 관리 = 210
  6) 구역성과 워킹 세트(Working set) 그리고 스래싱(Thrashing) = 211
 출제예상문제 = 213
제8장 입출력 장치
 8.1. 입출력 장치 = 239
  1) 입력 장치의 종류 = 239
  2) 출력 장치의 종류 = 242
  3) 입출력 겸용 장치의 종류 = 243
 8.2. 입출력 제어 시스템 = 244
  1) 입출력에 필요한 기능 = 244
  2) 입출력 인터페이스(I/O Interface) = 246
  3) 데이터 전송 = 248
 8.3. 입출력 방식 = 250
  1) CPU에 의한 입출력 방식 = 250
  2) DMA에 의한 입출력 방식 = 251
  3) 채널(Channel)에 의한 입출력 = 253
 출제예상문제 = 257
제9장 인터럽트
 9.1. 인터럽트 개요 = 275
  1) 인터럽트의 기능과 필요성 = 275
  2) 인터럽트의 종류 = 276
  3) 언터럽트의 우선 순위 = 277
 9.2. 인터럽트 동작원리 = 277
  1) 인터럽트 동작 원리 = 277
  2) 인터럽트 요청 신호 회선 연결 방법 = 279
  3) 인터럽트 원인 판별 = 280
  4) 인터럽트 요청의 처리 = 283
 9.3. 인터럽트 우선 순위 체제 = 285
  1) 단일 회선 체제에서 우선 순위 = 286
  2) 다중 회선 체제에서 우선 순위 = 287
 출제예상문제 = 290
제10장 병렬 컴퓨터 구조
 10.1. 병렬 컴퓨터 구조의 기본 = 305
  1) 병렬 처리의 개요 = 305
  2) 병렬 컴퓨터 구조의 분류 = 305
 10.2. 병렬 처리 방법 = 308
  1) 파이프라인 처리기(Pipelined Processor) = 308
  2) 배열 처리기(Array Processor) = 310
  3) 데이터 플로 기계(Data Flow Computer) = 311
  4) 다중 처리기(Multiprocessor) = 312
 10.3. 다중 처리기 운영 체제 구조 = 316
  1) Master / Slave 구조 = 316
  2) 분리 수행(Separate Execution) 구조 = 317
  3) 대칭 구조 = 317
 10.4. 병렬 처리의 문제점 = 318
  1) 분할(Partition)의 문제 = 318
  2) 스케줄링(Scheduling)의 문제 = 318
  3) 동기화(Synchronization)의 문제 = 319
  4) 캐시 메모리(Cache Memory)의 문제 = 319
 출제예상문제 = 320
제11장 데이터 통신
 11.1. 데이터 통신 = 327
  1) 데이터 통신의 개념 = 327
  2) 데이터 통신 시스템 구성 = 328
  3) 회선 구성 방식 = 329
  4) 데이터 전송 = 330
  5) 전송 회선의 이용 방식 = 331
  6) 데이터 전송 속도와 통신 용량 = 332
 11.2. OSI 참조 모델 = 333
  1) OSI 참조 모델의 기본 개념 = 333
  2) OSI 참조 모델의 기본 구성 = 334
  3) OSI 7계층 구조 = 334
 11.3. 클라이언트 / 서버 = 338
  1) 클라이언트 / 서버 시스템 = 338
  2) 클라이언트 / 서버 처리시 필요 사항 = 339
  3) 클라이언트 / 서버 시스템의 장단점 = 339
 11.4. HDLC(High-level Data Link Control) = 340
  1) 기본 운영 = 340
  2) 프레임 구조 = 340
 출제예상문제 = 341


관련분야 신착자료